以VPX-REDI及RapidIO为前线士兵构建多功能雷达系统

以VPX-REDI及RapidIO为前线士兵构建多功能雷达系统

下一代雷达需要在模式和功能方面提供巨大的灵活性。这一应用需求将促使性能要求的提高，从而对雷达计算与电子设备产生结构性影响。

先进的多功能雷达（MFR）系统必须同时提供多模式搜索、多目标跟踪、合成孔径雷达（SAR）成像及空时自适应处理（STAP）。这些系统将工作在某些最严酷苛刻环境下的无人机（UAV）、有人机、舰载雷达及地面雷达系统中。同时满足性能与加固要求使得利用往日的商用现货（COTS）技术实现多功能雷达应用面临挑战。然而，目前基于开放标准的COTS解决方案可以应对这一挑战。大规模网络带宽、现场可编程门阵列(FPGA)的处理能力、PowerPC的高计算密度场再结合传导性冷却系统中的标准I/O，使雷达即使部署于极其严酷的战场环境也能达到性能要求。结合VITA 46、VITA 48与RapidIO的下一代标准——VPX-REDI，显著提高了COTS传感器的计算性能和鲁棒性。

 任务关键系统面临的挑战

图1给出了一个从前端数据获取到后端数据处理和控制的流程示例。其面临的一大难题是如何设计并集成高可靠性的任务关键系统，从而为肩负极具挑战性任务的士兵提供雷达和导航能力。

信号处理射频射频调谐器中频模数转换器数字数据流数字接收器感兴趣的信号四核FPGAFPGAPowerPC…四核四核PowerPowerPCPC系统主机用户输出

图1

一个典型的前沿问题是如何最小化敌方的宽频带干扰，以及消除任意未知地点的地面或海杂波。而解决方案是，通过适当地处理所接收的信号并生成一个时频变化的天线方向图（以角度方向图的零点指示干扰机的位置），来计算跟踪干扰机或杂波的角度位置。实际实现取决于以下基本能力：

 多元天线（8~100个单元）；

 每个单元/通道独立的接收通道和模数转换（A/D）；  在FPGA上实现脉冲压缩算法；

 用于转置操作的紧耦合结构的连通性；

 用于最终空时自适应信号处理（STAP）与数据处理的高计算密度处理模块间的数据交换。

上述STAP应用的I/O分配需要10 Gbps以上的系统对分带宽以及每秒千兆浮点运算（GFLOPS）能力。如图2、图3所示，其中最具挑战性的两个方面是，使实时接收波束成形计算速率达到40 MHz，以及使自适应波束成形的权重计算速率在100 Hz~1000 Hz内。

“快速”维的处理“低速”维的处理多普勒滤波器（每个区域单元格“低速”维的快速傅里叶变换）“通道”维的处理每一个多普勒滤波器进行波束成形（沿着通道维的复点积）矩阵转置每个波束和多普勒滤波器的权值计算（多普勒通过QRD，波束通过backsolve）“通道”与“快速”维的处理通道1复合脉冲返回（未压缩）脉冲压缩器（“快速”维的复卷积）矩阵转置矩阵转置输出每个多普勒滤波器的波束……通道N复合脉冲返回（未压缩）脉冲压缩器（“快速”维的复卷积） 基于开放标准的COTS系统

提供一个基于开放标准的模块化COTS系统后，通过结合前端高速微波调谐器和高速A/D（速率在3 GHz甚至更高），I/O就能满足10 Gbps的对半带宽以及STAP和SAR算法所要求的10~100 GFLOPS运算能力这一类特殊要求了。另外，FPGA和PowerPC资源模块将用于专用的高速计算，比如高距离分辨率的脉冲压缩操作；源于高能长发射脉冲的有效的短脉冲响应；以及最后，返回。三维雷达数据立方体上的整个处理链如图4所示。

一个系统主机承载模块需要将雷达接收器/激励器与数据收集控制进行很好的结合与同步，并且在各种用于信号调节的FPGA和用于数据处理及成像的通用处理器中执行I/O分配。这一交换结构连接了系统所有的模块化组件，以便于快速有效地进行数据交换。也使得在分组交换高速串行口（Serial RapidIO）网络中，SAR算法的转置计算能以最大的数据率完成。衡量多对多数据交换结构带宽的黄金标准就是对分带宽。对分带宽用于衡量拓扑结构中任意两节点间的互连能力。对于双星结构的RapidIO网络来说，总对分带宽可以超过16 Gbps。

 算法面临的挑战

为应对目前和将来算法所带来的巨大挑战，比如STAP空间处理算法，我们需要一种模块化的硬件体系结构——基于一个新的VITA标准结构要素（form factor）和I/O交换结构。下面将介绍一种支持STAP的雷达系统解决方案，其实现的重点是利用更大的6U版本的VPX-REDI标准与高速串行口（Serial RapidIO）交换结构。基于新的VPX-REDI结构要素（VITA 46和VITA 48）的系统设计提供了足以实现STAP和SAR算法的计算能力和I/O带宽。Mercury Computer Systems公司的PowerStream 6600 VPX-REDI加固计算机系统就是这么一个例子。它可以达到34 Gbps以上的系统RapidIO网络吞吐率。其中的16个模块可以容纳64个PowerPC处理器或21个用户可编程的Xilinx Virtex-4 FPGA。所有这些都在一个由VPX-REDI结构要素得到的传导冷却架构（format）中实现。

转置运算（图2）是雷达处理系统面临的最大挑战之一。VPX-REDI引入了一种新的模块架构，其基于一组新的高速差分信号连接器。在VPX-REDI标准中采用新的连接器组为更快速的信号传递、更大的供电功率以及I/O能力的巨大提升铺平了道路。通过高速串联结构互连，使得VPX-REDI系统可以达到几百Gbps的吞吐量。VPX-REDI结构一

……矩阵转置多普勒滤波器（每个区域单元格“低速”维的快速傅里叶变换）矩阵转置

图2

个关键的不同之处在于，通过增加每一模块中串行链路的数量，可以实现一种可扩展的、全网状的计算网络拓扑。全网状结构提供了多对多的连通性，不必像其他系统架构比如VXS(VITA 41)一样增加专用的网络交换点。这里还提供了一套常见的互连构件技术，包括标准I/O夹层卡、PowerPC处理器、FPGA和RapidIO。

 2级维护 当战场上发生故障，个别电子模块被终端用户置换出时，新的雷达系统就需要2级维护（2LM）。VPX-REDI可以防止机电基础设施中个别电子模块在被地下服务人员操作时发在静电放电（ESD）。其中包括了特别设计的背板连接器、小心放置的接地线（用于释放过剩的电流）以及坚固的模块外罩。

 加固

移动应用给计算带来了一定的限制。车辆可以工作在极端的气温或受化学污染的环境中，这种环境妨碍了对流冷却的使用。传导冷却是一种被动冷却，它使热量从板卡传导到外面的底座上。底座可以被风扇冷却，但不会让吹出来的风直接穿过板卡。传导冷却板卡的外壳同样为强碰撞和冲击的应用提供了保障。

机载应用越来越倾向于使用空气冷却，因为它比传导冷却更轻。但对于飞行高度达70000英尺的战术飞行员来说，可能难以在低压下冷却电子设备。不考虑重量这一缺陷，上述一类的机载应用还是会选择传导冷却。

 解决方案

满足上述要求的雷达计算子系统包括了一个VPX-REDI底座和3个基本处理模块，模块间通过一个高速串行口背板结构以及其他背板互连器连接。传导冷却模块包括一个I/O 夹层承载板、一个PowerPC信号处理卡和一个FPGA计算资源卡。在VPX-REDI背板上，每个槽通过一个RapidIO接口向其他任意16个槽传输数据，而无需中央交换卡。

I/O承载模块是一个基于处理器的智能I/O夹层承载卡，其同样作为雷达接收器/激励器的标量数据及控制处理器。它包括2个MPC8548处理器，可作为应用处理器或者分别服务于夹层卡各个位置的I/O引擎。2块夹层卡支持PMC-X或XMC接口。这使系统集成人员在选择板卡上有了很大的选择余地。

高计算密度（HCD）模块是一块四核PowerPC AltiVec处理器资源板。HCD上的每一个MPC7448处理器带有一个400 MHz DDR2内存接口，并工作在1.4 GHz下。每一个HCD模块包括4个PowerPC计算节点（CN），相互间由一个低延时的RapidIO交叉开关连接，以实现一个具有SAR和STAP算法所要求的GFLOPS处理能力的全连接的浮点处理器网络。

FPGA资源板容纳了3个用户可编程的Xilinx Virtex-4 FPGA，购买时附带一个FPGA开发者工具包(FKD)。工具包中包含了系统集成所需的积木式基础部件：RapidIO结构与串行FPDP桥末端IP，数据移动功能，内存控制器等等。

 下一代雷达整体解决方案

多功能雷达向系统集成人员提出了巨大的挑战，但基于开放标准的COTS解决方案可以满足其中各项要求。大规模网络带宽、FPGA处理能力PowerPC高计算密度场再结合标准I/O，将是解决多功能雷达应用难题的重要因素。另一项挑战是如何将这些部件放入一个传导冷却的外壳中，以应对及其严酷的战场环境。